Suggestions de projets

Analyseur de défauts pour circuits hybrides CMOS-MTJ

La demande pour des systèmes électroniques de plus en plus compacts, performants et peu consommateurs d’énergie ne cesse de croître. L’accroissement de la densité d'intégration en technologie CMOS et l’avènement des mémoires magnétiques telles STT-MTJ (basées sur des jonctions tunnels magnétiques) témoignent des efforts réalisés en vue de répondre à cette demande. Néanmoins, les processus de fabrication deviennent toujours plus complexes, engendrant une baisse du rendement. Il est en effet chaque fois plus difficile et coûteux de fabriquer des circuits exempts de défauts.

Vers l’intégration de causes et contraintes : interpréteur des réseaux de Petri enrichis avec la programmation logique

Un problème qui a été récemment souligné dans la littérature est la confusion assez diffuse en computer science et IA concernant les notions de règle réactive et de règle déclarative. En gros, cette distinction reproduit la différence existant parmi dépendances causales et dépendances logiques. Les premières spécifient les changements qui sont en général irréversibles, tandis que les deuxièmes établissent des contraintes qui peuvent être interprétées comme des transformations réversibles (il suffit de restaurer les entrées).

Réalisation et caractérisation d'une monture de test de lignes microruban d'impédance caractéristique 50 ohms et 25 ohms

L'objectif de ce projet est de réaliser une maquette comprenant plusieurs lignes microruban ou microstrip d'impédance caractéristique 50 ohms et 25 ohms , afin d'équiper un banc de TP de réflectométrie temporelle.

Conception et réalisation d’une mire numérique

Ce projet est constitué de deux sous-projets, qui seront chacun effectués par un binôme.

Mire européenne

Le premier sous-projet est la conception et la réalisation d'une mire électronique, sous forme de damier, destinée à la mise au point des moniteurs vidéo. Elle sera réalisée au format standard européen 625 lignes 50 Hz.

Mire de test

Pages