Conception d'un additionneur CMOS

Encadrants : 

Occurrences : 

2012, 2013

Nombre d'étudiants minimum: 

2

Nombre d'étudiants maximum: 

2

Nombre d'instances : 

1

Conception, simulation, caractérisation et optimisation d'un additionneur CMOS.

Travail demandé

  • À partir de ce cours (Synthèse de porte), établir le circuit en transistors, des cellules retenue et somme complémentées,
  • Pour apprendre à mettre en oeuvre le logiciel de simulation, utiliser la page "simelec", et faire les exercices proposés au §2,
  • Simulation électrique des cellules (validation fonctionnelle, performances),
  • Caractériser (Ce, tp0 et dtp) les cellules (simulation électrique), puis l'additionneur complet,
  • Étude (validation fonctionnelle, performances) de l'additionneur 4 bits,
  • À partir de ce cours (Optimisation d'un opérateur), établissement d'une nouvelle solution avec les mêmes étapes que précédemment,
  • En recherchant sur la Toile à l'aide des mots "retenue anticipée" "carry look-ahead adder" élaborer une nouvelle solution d'additionneur 4 bits,
  • Comparaisons des solutions,
  • Rapport écrit, à rendre le dernier jour.

Notions abordées

  • Modélisation et simulation au niveau électrique
  • Paramètres technologiques
  • Modèle de performances d'une cellule logique CMOS
  • Notion de bibliothèque de cellules standards précaractérisées
  • Procédure de caractérisation électrique par simulation

Outils logiciels

  • Logiciel de simulation électrique Spice / Eldo