Conception d'un amplificateur opérationnel CMOS

Encadrants : 

Occurrences : 

2012

Nombre d'étudiants minimum: 

2

Nombre d'étudiants maximum: 

2

Nombre d'instances : 

1

Conception, simulation, caractérisation et optimisation d'un amplificateur opérationnel CMOS.

Objectifs

Aborder les principes de ce conception de circuit analogique intégré:

  • dimensionnement,
  • compensation en fréquence,
  • caractérisation par simulation électrique.

Notions abordées

  • Modélisation et simulation au niveau électrique
  • Modèles "grand signal", statique, linéaire et harmonique
  • Paramètres technologiques

Prérequis

Il faut consulter quelques notions sur le modèle du transistor MOS:

Outils logiciels

  • Logiciel de simulation électrique

Environnement de conception:

  • la technologie est une "CMOS 0,25µm sur Si" (voir le fichier de paramètres cmos25tm.mod),
  • la tension d'alimentation est VDD=+1,25V et VSS=-1,25V,
  • les modèles utilisés pour l'étude littérale sont de niveau "EAI",
  • tous les transistors ont la même longueur L=1µm,
  • le suBstrat des PMOS est relié à VDD,
  • le suBstrat des NMOS est relié à VSS.
  • tous les transistors NMOS ont les paramètres:
    • VT0n=+0,4V,
    • kn=µ0n·C'ox=200µA·V-2,
    • VEG0n=+0,2V,
    • VEn=+10MV·m-1,
  • tous les transistors PMOS ont les paramètres:
    • VT0p=-0,6V,
    • kp=µ0p·C'ox=70µA·V-2,
    • VEG0p=-0,2V,
    • VEp=+25MV·m-1,
  • Polarisation de l'étage d'entrée (MN1, MN2, MP3 et MP4):
    • IDS0n=+0,1mA,
    • IDS0p=-0,1mA,
    • ... et MN5?
  • Polarisation de l'étage sortie (MN7 et MP6):
    • IDS0n=+0,5mA,
    • IDS0p=-0,5mA,

Les circuits

Sortie: amplificateur source commune PMOS

 

Entrée: amplificateur de transconductance "OTA" CMOS

 

Amplificateur 2 étages

 

Travail demandé

  • Pour apprendre à mettre en oeuvre le logiciel de simulation, utiliser la page "simelec", et faire les exercices proposés au §2,
  • En s'appuyant sur le cours d'ESA, concevoir un AO à 2 étages:
    1. Sortie: amplificateur source commune (PMOS) charge active (NMOS),
    2. Entrée: amplificateur différentiel de transconductance,
    3. Circuit de polarisation pour obtenir VP5,
    4. Circuit de compensation en fréquence.
  • Pour chaque circuit à concevoir,
    1. élaborer une "étude papier",
    2. Dimensionner les transistors pour obtenir les polariations requises,
    3. Effectuer la validation fonctionnelle et l'évaluation des performances des différents étages par simulation électrique.