Estimateur de probabilité de fautes pour circuit combinatoire

Encadrants : 

Occurrences : 

2015

Nombre d'étudiants minimum: 

2

Nombre d'étudiants maximum: 

4

Nombre d'instances : 

1

Depuis plusieurs années, nous bénéficions de systèmes électroniques de plus en plus compacts et puissants. Ceci est dû notamment aux formidables progrès effectués en technologie CMOS (cf. Loi de Moore) permettant la miniaturisation des composants. Cependant, la réduction d’échelle s’accompagne d’une augmentation de la probabilité de fautes dans les circuits (soft error rate) ce qui impacte négativement la sûreté de fonctionnement.

La sûreté de fonctionnement étant une métrique essentielle des systèmes critiques (spatial, avionique, médical), il est fondamental d’estimer la probabilité que la sortie produite par le circuit soit erronée pour, le cas échéant, mettre en place les contre-mesures adéquates (par exemple, ajout de redondance matérielle).

Ce projet consiste en le développement d’un outil de prédiction de la probabilité de fautes en sortie d’un opérateur combinatoire. La prédiction sera basée sur une approche analytique associant chaque composant à une matrice de probabilités. Il s’agit donc d’un travail qui fait appel à des connaissances en programmation et mathématiques pour résoudre un problème d’électronique. Les étapes principales de ce projet sont les suivantes :

  • Étude de l’algorithme et des spécifications de l’outil

  • Mise en œuvre de l’outil (développement d’un programme)

  • Test et validation de l’outil proposé sur un ensemble de circuits

  • Rédaction d’un rapport de synthèse décrivant l’outil et le travail effectué

L’évaluation sera faite en tenant compte de l'implication et de l'autonomie de chacun des élèves dans le déroulement du projet ainsi que des résultats produits (code, rapport).