« High Level Synthesis » et accélération matérielle pour casques VR

Encadrants : 

Occurrences : 

2019

Nombre d'étudiants minimum: 

2

Nombre d'étudiants maximum: 

4

Nombre d'instances : 

1

Les circuits FPGAs (Field Programmable Gate Arrays) tels que ceux utilisés dans les travaux pratiques en ELECINF102 sont une solution alternative aux GPU (Graphic Processing Units) pour l’accélération des algorithmes de traitement d’image. La nécessité de maîtriser les principes des architectures numériques ainsi que les langages de description de matériel a longtemps été un obstacle à l’utilisation massive des FPGAs.

Ses dernières années, des outils dits de « synthèse de haut niveau » sont venus simplifier la tâche du codeur en permettant l’utilisation de langages d’entrée tels que C ou C++, tout générant des architectures de traitement efficaces.

L’objectif du projet et de réaliser un démonstrateur de ces nouvelles techniques de codage en utilisant le prétexte de la génération de vues pour un casque de réalité virtuelle.

Le programme prévisionnel du projet est le suivant :

  • Apprentissage des principes de la synthèse de haut niveau
  • Adaptation d’un code existant de génération de vues stéréoscopiques aux contraintes de la synthèse de haut niveau
  • Exploration de différentes alternatives pour déterminer la configuration optimale
  • Mise en œuvre d’une démonstration « temp réel » sur une maquette FPGA couplée à un casque VR.